# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(Citation 6:)

JP U.M. Application Disclosure No. 2-110339 - Sept. 4, 1990 U.M. Application No. 1-19836 - February 22, 1989

Applicant: K.K. Ricoh, Tokyo, Japan

Title: Semiconductor device with multilayer interconnection structure

Detailed Description of the Utility Model:

In the present embodiment, as shown in Fig. 1, short circuit monitoring means 4 formed on four integrated circuit chips 2 are connected in parallel by AI lines 23 and 24.

. . . . .

### ⑩ 日本 国特 片 庁 (JP) . ⑪実用新案出願公開

#### ∅ 公開実用新案公報(U) 平2-110339

@Int. Cl. 1 識別記号 庁内整理番号 ❸公開 平成2年(1990)9月4日 H 01 L 21/66 Y 7376-5F 21/3205 7376-5F 6810-5F 21/66 S H D1 L 21/88 審査請求 未請求 請求項の数 1 (全2頁)

図考案の名称 多層配線構造を有する半導体装置

> 顧 平1-19836 到实

願 平1(1989)2月22日 20出

700考案者 昭次 東京都大田区中馬込1丁目3番6号 株式会社リコー内 浦 勿出 顛 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

#### の実用新室登録語求の範囲

ダミーの上下配線層からなるショート・モニタ 手段を設けて成る多層配線構造を有する半導体装


#### 図面の簡単な説明

第1図は本考案の一実施例の要部を示す概略的 平面図、第2図は一方のショート・モニタ手段の 要部を示す平面図、第3図は第2図のⅡ一皿/線


に沿つた断面図、第4図は他方のショート・モニ タ手段の要部を示す平面図、第5図は第4図のV -V'線に沿つた断面図である。

1……シリコン基板(ウエハ)、2……集積回 路チップ、4,5……ショート・モニタ手段、8 ……下層の配線部、10……上層の配線部、27 ……下層の配線部、28……上層の配線部。

第1図



## 実開 平2-110339(2)



⑬日本国特許庁(JP)

① 実用新案出願公開

® 公開実用新案公報(U)

平2-110339

SInt. Cl. '

識別記号

厅内整理番号

❷公開 平成2年(1990)9月4日

H 01 L 21/66 21/3205 21/66

Y 7376-5F

7376-5F 6810-5F H 01 L 21/88

審査請求 未請求 請求項の数 1 (全 頁)

多層配線構造を有する半導体装置 図考案の名称

②実 頭 平1-19836

S

②出 額 平1(1989)2月22日

東京都大田区中馬込1丁目3番6号 株式会社リコー内 昭 次 @考

株式会社リコー 東京都大田区中馬込1丁目3番6号 題 包带



### 明 細 書

1.考案の名称

多層配線構造を有する半導体装置

2. 実用新案登録請求の範囲

ダミーの上下配線層からなるショート・モニタ 手段を設けて成る多層配線構造を有する半導体装 置。

3. 考案の詳細な説明

[産業上の利用分野]

本考案は半導体装置中、多層配線構造を有するものに関する。

[従来の技術]

多層配線構造を有する半導体装置における問題点の1つにいわゆるA!-A」層間ショートがある。かかるAl-A」層間ショートはAlの突起、層間絶縁膜のクラック、ピンホール、パーティクル、ステップカバレージ不良等に原因することが知られている。従来、かかるAl-Al層間ショートのチェックは走査形顕微鏡(SEM)観察によって行われていた。



### [考案が解決しようとする課題]

しかしながら、かかるSEMによるチェックは 容易でなく、時間も多分に要し、効率的ではない という問題点があった。

本考案は、かかる点にかんがみ、上下配線層間ショートを効率的にチェックすることができるようにした多層配線構造を有する半導体装置を提供することを目的とする。

### [課題を解決するための手段]

本考案による多層配線構造を有する半導体装置 は、ダミーの上下配線層からなるショート・モニ タ手段を設けたものである。

### 「作用」

ダミーの上下配線層間におけるショートの有無 をチェックすることで本来の回路部における上下 配線層間ショートの有無をチェックすることがで きる。

なお、ダミーの上下配線層間のショートの有無 は電気的にその導通、非導通をチェックすること で簡単にこれを行うことができる。



### [実施例]

以下、第1図ないし第5図を参照して、本考案の一実施例につき説明する。

第1回は本考案の一実施例の要部を示す概略的 平面図であって、本実施例はステッパーにおける 1ショット内のチップ数を4個として製造される ものである・図中、1はシリコン基板(ウエハ)、 2は集積回路チップ、3はスクライブラインを示 しており、本実施例においては、集積回路チップ 2に2種類のショート・モニタ手段4及び5が設 けられている。

これらショート・モニタ手段4及び5のうちショート・モニタ手段4はステップカバレージ不良によるAIAI 層間ショートをモニタするためのものであって、第2図及び第3図に示すように、シリコン基板1上にフィールド酸化膜6.CVD酸化膜7、AI配線部8、層間絶緑膜をなすCVD酸化膜9及びAI配線部10を順次、積層して構成されている。

ここに、下層のAI 配線部8は、平行な2本の



ダミー配線11及び12から構成されている。

また、上層のA 1 配線部 1 0 はパッド 1 3 及び グミー配線 1 4、 1 5、 1 6 からなる第 1 配線部 1 7 と、パッド 1 8 及びグミー配線 1 9、 2 0、 2 1 からなる第 2 配線部 2 2 とを設けて構成され ている。なお、グミー配線 1 4、 1 5、 1 6 とに グミー配線 1 9、 2 0、 2 1 とは 1 本ずつ交互に 配されており、また、これらは下層の A 1 配線部 8 のグミー配線 1 1 及び 1 2 と直交するように形 成されている。

このように構成されたショート・モニタ手段 4 において、ダミー配線 1 1 又は 1 2 上にステップカバレージ不良がある場合には、上層の A 1 配線 部 1 0 の第 1 配線 部 1 7 のダミー配線 1 4、 1 5 又は 1 6 と、第 2 配線 部 2 2 のダミー配線 1 9、 2 0 又は 2 1 とは下層の A 1 配線部 8 のダミー配線 1 1 又は 1 2 を介して導通することになる。

したがって、本実施例においては、パッド13 及び18間の導通、非導通をチェックすることに より、本来の回路部におけるステップカバレージ



不良によるAl-Al 層間ショートの有無をチェックすることができる。

なお、本実施例においては、第1図に示すように、4個の集積回路チップ2に形成されたショート・モニタ手段4はAI配線23及び24により並列に接続されている。

他方、ショート・モニタ手段5はAI-AI層間ショートのうち、AI層の突起や脳間絶縁膜のクラック等によるAI-AI層間ショートをモニタするためのものであって、第4図及び第5図に示すように、シリコン基板1上にフィールド酸化膜6、ボリシリコン層25及び26、CVD酸化膜7、AI配線部27、CVD酸化膜9及びAI配線部28を順次、積層して構成されている。

ここに、下層のAI 配線部27はバッド29及びダミー配線30から構成されている。また、上層のAI 配線部28もパッド31及びダミー配線32から構成されている。なお、ダミー配線30とダミー配線32とは対向するように形成されている。



このように構成されたショート・モニタ手段5において、ダミー配線30にAI突起がある場合やCVD酸化膜9にクラックがある場合等は、下簡のAI配線部27のダミー配線30と、上層のAI配線部28のダミー配線32とは導通することになる。

したがって、パッド29及び31間の導通、非 導通をチェックすることにより、本来の回路部に おけるAL突起、CVD酸化膜9のクラック等に よるAI-AI層間ショートの有無をチェックする ことができる。

なお、本実施例においては、第1図に示すように、4個の集積回路チップ2に形成されたショート・モニタ手段5はAI配線33及び34により並列に接続されている。

以上のように、本実施例においては、ショート・モニタ手段4及び5を設け、これらショート・モニタ手段4及び5の築通、非導通をチェックすることにより、本来の回路部におけるAI-AI 層間ショートの有無をチェックすることができるよう



に構成されているので、かかる AI-AI 層間ショート有無のチェックを容易、且つ、短時間のうちに行うことができる、という効果がある。

また、本実施例においては、4個の集積回路チップ2におけるA1-A1 層間ショートの有無を同時に、しかも、2端子だけでチェックすることができる、という効果もある。

#### [考案の効果]

本考案によれば、ダミーの上下配線層からなるショート・モニタ手段を設けるという構成を採用したことにより、ダミーの上下配線層間におけるショートの有無をチェックすることで、本来の回路のするとができるので、本来の回路における上下配線層間ショート有無のチェックを記線層間ショート有無のチェックを入り、短時間のうちに行うことができる、という効果がある。

#### 4.図面の簡単な説明

第1図は本考案の一実施例の要部を示す概略的 平面図、第2図は一方のショート・モニタ手段の



要部を示す平面図、第3図は第2図のⅢ—Ⅲ 線に沿った断面図、第4図は他方のショート・モニタ手段の要部を示す平面図、第5図は第4図のVーV 線に沿った断面図である。

1…シリコン基板(ウエハ)

2…集積回路チップ

4、5…ショート・モニタ手段

8…下層の配線部


10…上層の配線部

27…下層の配線部


28…上層の配線部

出願人 株式会社 リ コー

## 第 1 図



458 出願人 株式会社 リコー 実開2-110339



459 出願人 株式会社 リコ 実際2-110339